

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-250341

(43)Date of publication of application : 14.09.2001

(51)Int.Cl.

G11B 20/14
G11B 7/004
H04L 7/033

(21)Application number : 2000-392982

(71)Applicant : MATSUSHITA ELECTRIC IND CO
LTD

(22)Date of filing : 25.12.2000

(72)Inventor : NAKAJIMA TAKESHI
KONISHI SHINICHI
MIYASHITA SEIJUN
TAKAHASHI TOSHIHIKO

(30)Priority


Priority number : 11372653 Priority date : 28.12.1999 Priority country : JP

(54) ASYMMETRY DETECTING DEVICE, JITTER DETECTING DEVICE AND RECORDING AND REPRODUCING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To detect the jitters and asymmetry of regenerative signals by using sampled data.

SOLUTION: The asymmetry detecting device has a clock former which forms a clock signal in accordance with the regenerative signals, an analog-to-digital converter which samples the regenerative signals in synchronization with the clock signal, a decider which decides whether the magnitude of each of a plurality of the sample data obtained by sampling is above a prescribed level or not and a detector which detects the asymmetry of the regenerative signal by using the prescribed sample data in accordance with the output from the decider. The jitter detecting device has a clock former which forms the clock signal in accordance with the regenerative signals, an analog-to-digital converter which samples the regenerative signals in synchronization with the clock signal, and the decider which decides whether the magnitude of each of a plurality of the sample data obtained by sampling is above the prescribed level or not and the detector which detects the jitter of the regenerative signal by using the prescribed sample data in a plurality of the sample data in accordance with the output from the decider.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of
rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2001-250341
(P2001-250341A)

(43) 公開日 平成13年9月14日 (2001.9.14)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード [*] (参考)
G 1 1 B 20/14	3 2 1	G 1 1 B 20/14	3 2 1 Z
	3 4 1		3 4 1 B
7/004		7/004	Z
H 0 4 L 7/033		H 0 4 L 7/02	B

審査請求 未請求 請求項の数16 O L (全 21 頁)

(21) 出願番号 特願2000-392982(P2000-392982)
(22) 出願日 平成12年12月25日 (2000. 12. 25)
(31) 優先権主張番号 特願平11-372653
(32) 優先日 平成11年12月28日 (1999. 12. 28)
(33) 優先権主張国 日本 (J P)

(71) 出願人 000005821
松下電器産業株式会社
大阪府門真市大字門真1006番地
(72) 発明者 中嶋 健
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72) 発明者 小西 信一
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(74) 代理人 100101683
弁理士 奥田 誠司


最終頁に続く

(54) 【発明の名称】 アシンメトリー検出装置、ジッタ検出装置および記録再生装置

(57) 【要約】

【課題】 サンプリングされたデータを用いて、再生信号のジッタおよびアシンメトリーを検出する。

【解決手段】 アシンメトリー検出装置は、再生信号に基づいてクロック信号を生成するクロック生成器と、クロック信号に同期して、再生信号のサンプリングを行なうA/D変換器と、サンプリングによって得られた複数のサンプルデータのそれぞれの大きさが所定のレベル以上であるか否かを判定する判定器と、判定器からの出力に基づいて所定のサンプルデータを用いて再生信号のアシンメトリーを検出する検出器とを備える。また、ジッタ検出装置は、再生信号に基づいてクロック信号を生成するクロック生成器と、クロック信号に同期して、再生信号のサンプリングを行なうA/D変換器と、サンプリングによって得られた複数のサンプルデータのそれぞれの大きさが所定レベル以上であるか否かを判定する判定器と、判定器からの出力に基づいて、複数のサンプルデータのうちの所定のサンプルデータを用いて再生信号のジッタを検出する検出器とを備える。



【特許請求の範囲】

【請求項 1】 記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のアシンメトリーを検出するアシンメトリー検出装置であって、前記再生信号に基づいてクロック信号を生成するクロック生成器と、前記クロック信号に同期して、前記再生信号のサンプリングを行なう A/D 変換器と、前記サンプリングによって得られた複数のサンプルデータのそれぞれの大きさが所定のレベル以上であるか否かを判定する判定器と、前記判定器からの出力に基づいて前記複数のサンプルデータのうちの所定のサンプルデータを選択し、前記選択された所定のサンプルデータを用いて前記再生信号のアシンメトリーを検出する検出器と、を備えるアシンメトリー検出装置。

【請求項 2】 前記検出器は、前記判定器からの出力に基づき、前記複数のサンプルデータのうち最大値を有するサンプルデータおよび最小値を有するサンプルデータを選択する請求項 1 に記載のアシンメトリー検出装置。

【請求項 3】 前記検出器は、前記最大値を有するサンプルデータおよび最小値を有するサンプルデータを累積的に加算し、これにより再生信号のアシンメトリーを検出する請求項 2 に記載のアシンメトリー検出装置。

【請求項 4】 前記判定器は、サンプルデータの極性に関する情報を取得し、前記極性に基づいて最大値を有するサンプルデータおよび最小値を有するサンプルデータを検出する請求項 2 に記載のアシンメトリー検出装置。

【請求項 5】 前記クロック信号生成器は、前記サンプルデータを用いて、前記再生信号とクロック信号との位相誤差を検出し、前記検出された位相誤差に基づいて前記クロック信号をフィードバック制御する請求項 1 に記載のアシンメトリー検出装置。

【請求項 6】 請求項 1 に記載のアシンメトリー検出装置と、前記アシンメトリー検出装置によって検出された再生信号のアシンメトリーに応じて、記録に関するパラメータを設定する記録パラメータ設定部と、前記記録パラメータを用いて、前記記録媒体上にデジタル情報を記録する記録装置と、を備える記録再生装置。

【請求項 7】 記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のジッタを検出するジッタ検出装置であって、前記再生信号に基づいてクロック信号を生成するクロック生成器と、前記クロック信号に同期して、前記再生信号のサンプリングを行なう A/D 変換器と、前記サンプリングによって得られた複数のサンプルデータのそれぞれの大きさが所定レベル以上であるか否かを

判定する判定器と、

前記判定器からの出力に基づいて、前記複数のサンプルデータのうちの所定のサンプルデータを用いて前記再生信号のジッタを検出する検出器と、を備えるジッタ検出装置。

【請求項 8】 前記判定器は、前記サンプルデータの極性に関する情報を取得する請求項 7 に記載のジッタ検出装置。

【請求項 9】 前記検出器は、前記複数のサンプルデータの極性が変化するときのサンプルデータを用いて前記再生信号のジッタを検出する請求項 8 に記載のジッタ検出装置。

【請求項 10】 前記検出器は、前記所定のサンプルデータの位相誤差の絶対値を累積する請求項 7 に記載のジッタ検出装置。

【請求項 11】 前記判定器からの出力に基づいて前記複数のサンプルデータが形成する信号パターンを検出する請求項 7 に記載のジッタ検出装置。

【請求項 12】 前記信号パターンが所定のパターンであると判断された場合において前記ジッタを検出することにより、前記所定のパターンに関するジッタを検出することができる請求項 11 に記載のジッタ検出装置。

【請求項 13】 請求項 7 に記載のジッタ検出装置と、前記ジッタ検出装置によって検出された再生信号のジッタに応じて、記録に関するパラメータを設定する記録パラメータ設定部と、

前記記録パラメータを用いて、前記記録媒体上にデジタル情報を記録する記録装置と、を備える記録再生装置。

【請求項 14】 記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のアシンメトリーを検出する方法であって、前記再生信号に基づいてクロック信号を生成するステップと、

前記クロック信号に同期して、前記再生信号のサンプリングを行なうステップと、

前記サンプリングによって得られた複数のサンプルデータのうちの選択されたサンプルデータを累積加算することにより、前記再生信号のアシンメトリーを検出するステップとを包含するアシンメトリー検出方法。

【請求項 15】 記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のジッタを検出する方法であって、前記再生信号に基づいてクロック信号を生成するステップと、

前記クロック信号に同期して、前記再生信号のサンプリングを行なうステップと、

前記サンプリングによって得られた複数のサンプルデータのうちの選択されたサンプルデータを累積加算することにより、前記再生信号のジッタを検出するステップと

を包含するジッタ検出方法。

【請求項16】 記録媒体からの再生信号をパーシャルレスポンス等化することによって多値レベルの等化出力を得るステップと、

前記等化出力のうち、最大値を有する等化出力と最小値を有する等化出力とを累積加算することによって、前記再生信号のアシンメトリーを検出するステップとを包含するアシンメトリー検出方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、記録媒体を用いてデジタル情報を記録／再生する装置に関し、より具体的には、記録媒体から得られた再生信号のジッタあるいはアシンメトリーを検出する技術に関する。

【0002】

【従来の技術】 従来から、リムーバブルな記録媒体に対してデジタル情報を記録し、記録媒体からデジタル情報を再生することができる記録再生装置が知られている。記録媒体としては、相変化媒体や光磁気媒体などから形成された記録層を有する光ディスクが広く用いられている。

【0003】 相変化媒体を有する光ディスクにレーザ光を用いてデジタル情報を記録する場合などにおいて、図17(a)に示すような波形を有するレーザ光が光ディスクに対して照射される。これにより、光ディスク上には、図17(b)に示すように、記録すべきデジタルデータに応じた長さを有するマークが記録される。光ディスク上に記録されたマークは、レーザ光を用いて読出され、再生信号として、図17(c)に示すような連続的なアナログ信号が検出される。このアナログ再生信号は、所定のレベル L_v でスライスされることによって図17(d)に示すような2値信号に変換され、この2値信号からデジタル情報が再生される。

【0004】 しかし、同じレーザパワーおよびパルス波形を有するレーザ光を用いて記録を行なったときにも、装置や記録媒体の個体差によって、記録媒体上に形成される記録マークの形状が異り得る。記録マークの形状が所望の形状からずれていると、上記アナログ再生信号の波形や2値信号の波形も、本来の波形からずれることになり、再生信号の品質が低下する。従って、記録再生装置では、記録媒体上に記録した信号を再生したときの再生信号の品質が、装置または記録媒体ごとに大きく異なるという問題があった。

【0005】 このような再生信号の信頼性の低下を防止するために、記録再生装置では記録媒体の装填時などにおいてテスト記録や校正動作が行われている。具体的には、予め知られているパターンを有するデータを記録媒体上の所定の領域に記録し、記録されたデータを再生したときの信号品質を計測する。記録再生装置は、計測された信号品質に基づいて、再生系の特性の最適化や、記

録に関するパラメータ（記録パラメータ）の最適化を行う。

【0006】 再生信号の品質は、例えば、誤り率や、ジッタ（再生信号の時間軸方向の揺れ）によって判断される。記録再生装置は、再生信号の誤り率やジッタが最小となるように、再生系の特性あるいは記録パラメータの最適化を行なう。

【0007】 特に、レーザ光等を用いて熱によって情報が記録される記録媒体においては、前後の記録パターンで熱干渉が生じるため、媒体上に形成される記録マークの形状が所望の形状と異なり易い。このような記録媒体に対して記録を行なう場合、個々の記録パターンに対して最適な記録パラメータを設定することが必要となる。

【0008】 記録パラメータには、図17(a)に示すように、記録パルス幅というような時間軸方向のパラメータと、記録パワーというような再生信号振幅方向のパラメータとがある。記録パルスの時間軸方向のパラメータを評価するためには、上記ジッタを用いることができる。一方、振幅方向のパラメータを評価するためには、再生信号の非対称性、いわゆるアシンメトリーを用いることができる。記録パワーが適切でない場合、再生信号のアシンメトリーが発生する。

【0009】 以下、図13～図15を参照しながら、再生信号のジッタおよびアシンメトリーを用いて記録パラメータの校正動作を行なう従来の光ディスク記録再生装置の構成を説明する。

【0010】 図13に示すように、光ディスク1からの反射光は、光ヘッド2のピックアップ部分においてフォトダイオードなどによって電気信号に変換され、これにより光ディスクに記録されたデジタル情報に対応したアナログ再生信号が生成される。このようにして得られた再生信号は波形等化器3により波形整形される。波形整形された再生信号は、コンパレータ15（図14参照）などを用いて構成される2値化回路4によって所定レベル V_c でスライスされ、連続的な2値信号に変換される。

【0011】 2値化回路4から出力された2値信号は、位相比較器5、LPF（ローパスフィルタ）6、およびVCO（電圧制御発振器）7を用いて構成されるPLL回路に入力され、PLL回路において再生クロック信号が生成される。位相比較器5において、入力された2値信号とVCO7から出力されたクロック信号とが比較され、これらの位相誤差が検出される。検出された位相誤差は、コンデンサなどを用いて構成されたLPF6によって平均化処理され、VCO7を駆動する電圧に変換される。このように位相誤差の大きさに応じてVCO7の駆動電圧を変化させることにより、位相比較器5から出力される位相誤差が0に近づくようにVCO7の発振周波数がフィードバック制御される。このようにして、2値信号と同期した再生クロック信号を生成することがで

きる。

【0012】上述のようにPLL回路を用いて2値信号と同期した再生クロック信号がVCO7から出力されている状態であっても、記録されたマークの長さが理想的な長さとは異なることなどに起因して、2値信号と再生クロック信号との間には位相誤差が発生する。ジッタ検出回路11は、位相比較器5から出力された位相誤差の絶対値を所定の時間または所定のゼロクロスポイント分だけ積分し、ジッタ量を算出する。このジッタ量は、個々の記録パターン毎に算出される。

【0013】このようにして算出されたジッタ量は、記録パラメータ設定回路12へと送られる。記録パラメータ設定回路12は、入力されたジッタ量の大きさに基づいて、記録パルス幅などの記録パラメータが適切であるかどうかを判断する。記録パラメータが適切でないと判断された場合、より適切な記録パラメータを推定し、これを記録補償回路9に出力する。

【0014】記録補償回路9は、記録パラメータ設定回路12から出力された記録パラメータを用いて、パターン発生回路8から得た記録パターンをパルス波形に変換する。このようにして形成されたパルス波形に従ってレーザ駆動回路10は光ディスク1に対して記録を行なう。その後、記録されたデジタル情報が再び再生され、上述と同様にしてジッタ量が判定される。記録再生装置は、記録パラメータ設定回路12において、ジッタ量が所定のレベル以下であると判断されるまで、記録パラメータの最適化を行なう。

【0015】次に、再生信号のアシンメトリーを用いて校正動作を行なう場合を説明する。図14は、従来のアシンメトリー検出部の構成を示す。また、図15にアシンメトリーを有する再生信号の具体例を示す。

【0016】図14に示すように、アシンメトリー検出部は、図13に示した2値化回路4のコンパレータ15で用いられるスライズレベル（中心電圧）Vcが入力されるアシンメトリー検出回路17と、ピーク側包絡電圧検出回路13およびボトム側包絡電圧検出回路14とを有している。

【0017】テスト記録時に、アシンメトリー検出部に、マーク/スペースのデューティ比が50%となるような連続パターンが記録され、図15に示すようなアナログ再生信号が得られたものとする。ピーク側包絡電圧検出回路13は再生信号のピーク側の包絡電圧Vpを検出し、ボトム側包絡電圧検出回路14は再生信号のボトム側の包絡電圧Vbを検出する。これらの包絡電圧検出回路13、14として、サンプルホールド回路が利用される。

【0018】また再生信号はコンパレータ15によって中心電圧Vcでスライスされ、2値信号に変換される。この中心電圧Vcは、コンパレータ15の出力側に接続された積分回路16を用いてフィードバック制御されて

いる。これは、媒体上に記録されたデジタル情報列が直流成分を有さない（DCフリー）ことを利用し、外的要因（例えば、記録媒体の反射率変動など）によって生じる再生信号の変動を補正することによって、コンパレータ15から出力される2値信号のデューティ比を50%にするためである。中心電圧Vcが適切なレベルよりも高い側にシフトしている場合、出力される2値信号のオンデューティが小さくなり、中心電圧Vcが適切なレベルよりも低い側にシフトしている場合、2値信号のオンデューティが大きくなる。

【0019】このために設けられた積分回路16は、出力された2値信号を平滑化処理することによって中心電圧Vcを生成している。このようなフィードバック制御を行なうことによって、中心電圧Vcのレベルは、コンパレータ15から出力される2値信号のデューティ比が50%となるようなレベルに設定される。

【0020】この結果、図15に示すように、上述の中心電圧Vcと、再生信号の振幅の中央レベルとは異なるようになる。アシンメトリー検出回路17には、ピーク側包絡電圧Vp、ボトム側包絡電圧Vb、中心電圧Vcが入力され、これらに基づいてアシンメトリー量Asが次式

$$As = (Vp + Vb) / 2 - Vc$$

によって算出される。このようにして検出されたアシンメトリー量Asは、図13に示した記録パラメータ設定回路12へと送られる。記録パラメータ設定回路12は、アシンメトリー量Asの値に応じて、記録パワーの調節を行なう。このようにして、記録再生装置では、アシンメトリー量が所望の範囲内に収まるように記録パワーの校正が行なわれる。

【0021】このようにテスト記録を行ない、再生信号から得られたジッタ量またはアシンメトリー量に基づいて記録パラメータを適切に選択すれば、装置または記録媒体の個体差にかかわらず、より高品位な再生信号が得られる条件で情報の記録を行なうことができるようになる。

【0022】

【発明が解決しようとする課題】一方、近年においては、記録媒体の記録密度が著しく上昇している。このように高密度記録された情報を再生する方式として、パルスレスポンス等化（以下「PR等化」と称する）とビタビ復号とを組み合わせたPRML（Partial Response Maximum Likelihood）方式と呼ばれる再生信号の検出方法（米国特許第5,719,843号参照）が用いられている。図16に一般的なPRML方式による信号処理回路を示す。

【0023】図示するように、この信号処理回路は、再生信号の信号振幅を所定値に調整するAGC（Automatic Gain Control）回路18と、不要な高域のノイズ成分を除去し、必要な信号帯域の強調を行う波形等化器19

と、再生信号をチャネルクロック（サンプリングクロック）でサンプリングするA/D変換器20と、周波数特性が所定のPR等化となるようにサンプルデータを等化するデジタルフィルタ21と、離散的なサンプルデータから最尤な（前後の時点での情報に基づいて確率的に最も確からしい）2値化結果を出力するビタビ復号器22と、離散サンプルデータから位相誤差を検出する位相比較器23と、再生クロックを抽出するLPF（ローパスフィルタ）24と、LPF24の出力であるデジタル値をアナログ値に変換するD/A変換器25と、VCO26とを備えている。

【0024】上記信号処理回路では、A/D変換器20を用いてアナログ再生信号をサンプリングおよび量子化することによって得られた多値レベルのサンプルデータから、原デジタル情報を再生している。また、A/D変換器20におけるサンプリングクロックは、位相比較器23を用いてサンプルデータから位相誤差を算出し、この位相誤差に応じてVCO26の発振周波数を制御することによってフィードバック制御されている。これにより、再生信号と同期したサンプリングクロックでサンプルデータが生成される。

【0025】上記PRML信号処理を用いる光ディスク記録再生装置を用いた場合にも、再生信号のアシンメトリーおよびジッタを検出し、記録時における記録パラメータの最適化を行なうことが好ましい。しかし、このような記録再生装置に対して、図13および図14に示したような従来の検出方式を採用した場合、回路全体の規模が大きくなるという問題が生じる。図14に示した従来のアシンメトリー検出回路では、ピーク側包絡電圧検出回路13とボトム側包絡電圧検出回路14とを用いて包絡電圧を検出している。また、図13に示した従来のジッタ検出回路11は、位相比較器5からの位相誤差検出パルス幅の絶対値の平均を求めることでジッタ量を検出しており、このためにアナログPLL回路が必要となる。このように、記録パラメータの最適化を行なうためのアナログ信号処理回路と、PRML方式に適合するデジタル信号処理回路との両方を備えた記録再生装置では、回路規模が不必要に大きくなるという問題が生じる。

【0026】本発明は、上述の課題を解決するために為されたものであり、再生信号をサンプリングすることによって得られたサンプルデータから再生信号のジッタ量およびアシンメトリー量を検出することができる装置または方法を提供することをその目的とする。また、このような検出装置を用いて記録パラメータの最適化を行なう記録再生装置を提供することを目的とする。

【0027】

【課題を解決するための手段】本発明のアシンメトリー検出回路は、記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のアシンメトリー

を検出するアシンメトリー検出装置であって、前記再生信号に基づいてクロック信号を生成するクロック生成器と、前記クロック信号に同期して、前記再生信号のサンプリングを行なうA/D変換器と、前記サンプリングによって得られた複数のサンプルデータのそれぞれの大きさが所定のレベル以上であるか否かを判定する判定器と、前記判定器からの出力に基づいて前記複数のサンプルデータのうちの所定のサンプルデータを選択し、前記選択された所定のサンプルデータを用いて前記再生信号のアシンメトリーを検出する検出器とを備える。

【0028】好ましい実施形態において、前記検出器は、前記判定器からの出力に基づき、前記複数のサンプルデータのうち最大値を有するサンプルデータおよび最小値を有するサンプルデータを選択する。

【0029】好ましい実施形態において、前記検出器は、前記最大値を有するサンプルデータおよび最小値を有するサンプルデータを累積的に加算し、これにより再生信号のアシンメトリーを検出する。

【0030】好ましい実施形態において、前記判定器は、サンプルデータの極性に関する情報を取得し、前記検出器は、前記極性に基づいて最大値を有するサンプルデータおよび最小値を有するサンプルデータを検出する。

【0031】好ましい実施形態において、前記クロック信号生成器は、前記サンプルデータを用いて、前記再生信号とクロック信号との位相誤差を検出し、前記検出された位相誤差に基づいて前記クロック信号をフィードバック制御する。

【0032】本発明の記録再生装置は、上記アシンメトリー検出装置と、前記アシンメトリー検出装置によって検出された再生信号のアシンメトリーに応じて、記録に関するパラメータを設定する記録パラメータ設定部と、前記記録パラメータを用いて、前記記録媒体上にデジタル情報を記録する記録装置とを備える。

【0033】本発明のジッタ検出装置は、記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のジッタを検出するジッタ検出装置であって、前記再生信号に基づいてクロック信号を生成するクロック生成器と、前記クロック信号に同期して、前記再生信号のサンプリングを行なうA/D変換器と、前記サンプリングによって得られた複数のサンプルデータのそれぞれの大きさが所定レベル以上であるか否かを判定する判定器と、前記判定器からの出力に基づいて、前記複数のサンプルデータのうちの所定のサンプルデータを用いて前記再生信号のジッタを検出する検出器とを備える。

【0034】好ましい実施形態において、前記判定器は、前記サンプルデータの極性に関する情報を取得する。

【0035】好ましい実施形態において、前記検出器

10

20

30

40

50

は、前記複数のサンプルデータの極性が反転するときのサンプルデータを選択的に累積することによって前記再生信号のジッタを検出する。

【0036】好ましい実施形態において、前記検出器は、前記所定のサンプルデータの位相誤差の絶対値を累積する。

【0037】好ましい実施形態において、前記判定器からの出力に基づいて前記複数のサンプルデータが形成する信号パターンを検出する。

【0038】好ましい実施形態において、前記信号パターンが所定のパターンであると判断された場合において前記ジッタを検出することにより、前記所定のパターンに関連するジッタを検出することができる。

【0039】本発明の記録再生装置は、上記ジッタ検出装置と、前記ジッタ検出装置によって検出された再生信号のジッタに応じて、記録に関するパラメータを設定する記録パラメータ設定部と、前記記録パラメータを用いて、前記記録媒体上にデジタル情報を記録する記録装置とを備える。

【0040】本発明のアシンメトリー検出方法は、記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のアシンメトリーを検出する方法であって、前記再生信号に基づいてクロック信号を生成するステップと、前記クロック信号に同期して前記再生信号のサンプリングを行なうステップと、前記サンプリングによって得られた複数のサンプルデータのうちの選択されたサンプルデータを累積加算することにより、前記再生信号のアシンメトリーを検出するステップとを包含する。

【0041】本発明のジッタ検出方法は、記録媒体上に記録されたデジタル情報を再生することによって得られた再生信号のジッタを検出する方法であって、前記再生信号に基づいてクロック信号を生成するステップと、前記クロック信号に同期して、前記再生信号のサンプリングを行なうステップと、前記サンプリングによって得られた複数のサンプルデータうちの選択されたサンプルデータを累積加算することにより、前記再生信号のジッタを検出するステップとを包含する。

【0042】本発明のアシンメトリー検出方法は、記録媒体からの再生信号をパーシャルレスポンス等化することによって多値レベルの等化出力を得るステップと、前記等化出力のうち、最大値を有する等化出力と最小値を有する等化出力とを累積加算することによって、前記再生信号のアシンメトリーを検出するステップとを包含する。

【0043】

【発明の実施の形態】以下、図面を参照しながら、本発明の実施形態を説明する。

【0044】図1は本発明の実施形態にかかる光ディスク記録再生装置を示すブロック図である。以下には、図

示する記録再生装置を用いてテスト記録を行なう場合を説明する。

【0045】テスト記録において、光ディスクコントローラ39は初期設定された記録パラメータを記録補償回路41に出力し、パターン発生回路40は所定の記録パターンを記録補償回路41に出力する。記録補償回路41は、入力された記録パターンと記録パラメータとを用いて、記録パターンに対応するレーザ発光制御パルス波形を生成する。レーザ駆動回路42は、このレーザ発光制御パルス波形に応じて光ヘッド28を駆動し、光ディスク27にデジタル情報を記録する。

【0046】このときの記録状態が良いかどうかを検査するために、次いで、上記光ディスク27に記録されたデジタル情報が再生される。

【0047】まず、光ヘッド28を用いて再生用レーザが光ディスク27上に照射される。光ディスク27からの反射光は、光ヘッド28のピックアップ部においてフォトダイオードなどを用いて電気信号に変換され、アナログ再生信号が生成される。生成された再生信号は増幅された後に波形等化器29により波形整形される。波形整形された再生信号は、複数のコンパレータなどを用いて構成されるアナログーデジタル変換器(A/D変換器)30においてサンプリングおよび量子化され、これにより、多値レベルを有するサンプルデータが生成される。サンプルデータは、デジタル信号としてA/D変換器30から出力される。なお、A/D変換器30におけるサンプリング周波数は、VCO(電圧制御発振器)35の出力に基づいて決定される。

【0048】帯域制限回路31は、量子化された再生信号(サンプルデータ)に含まれ得る不要な低周波数成分を除去する。帯域制限されたサンプルデータは、位相比較処理ブロック32およびデジタルフィルタ43へと出力される。

【0049】位相比較処理ブロック32は、入力された信号に基づいて、再生信号とクロック信号(すなわちVCO35の出力)との位相誤差を検出する。この位相誤差の検出方法については後述する。LPF(ローパスフィルタ)33は検出された位相誤差からVCO(電圧制御発振器)35が追従すべき周波数成分を決定する。LPF(ローパスフィルタ)33から出力された信号は、デジタルーアナログ変換器(D/A変換器)34でアナログ信号に変換され、VCO35の制御電圧として用いられる。このように本実施形態では、デジタル信号処理を行なう位相比較処理ブロック32およびLPF33と、D/A変換器34と、VCO35とを用いてPLL回路が構成されており、VCO35の発振周波数は、位相誤差の大きさが0に近づくようにフィードバック制御される。このようにして、再生信号と同期したクロック信号が生成される。

【0050】一方、デジタルフィルタ43は、帯域制限

回路31からの出力に対して所定のパーシャルレスポンス等化（PR等化）となるように波形整形を行う。デジタルフィルタ43からの等化出力は、ビタビ復号器44において復号され、最尤な2値化出力が生成される。2値化出力は、光ディスクコントローラ39を介して、次段のデジタル信号処理回路へ送られる。このデジタル信号処理回路において誤り訂正処理などが行なわれ、所望の再生データを得ることができる。

【0051】本実施形態の記録再生装置では、位相比較処理ブロック32からの出力に基づいて再生信号のアシンメトリおよびジッタを検出するアシンメトリ検出処理ブロック37およびジッタ検出処理ブロック38が設けられている。

【0052】アシンメトリ検出処理ブロック37には、帯域制限回路31および位相比較処理ブロック32を介して、A/D変換器30によって生成された多値の離散的なサンプルデータSDが入力される。また、そのサンプルデータSDについての極性判定情報POLが入力される。アシンメトリ検出処理ブロック37は、極性判定情報POLに基づいて選択されたサンプルデータSDを用いて、デジタルアシンメトリ情報Asを算出する。アシンメトリ情報Asは、光ディスクコントローラ39に送られる。

【0053】一方、ジッタ検出処理ブロック38には、位相比較処理ブロック32によって検出された位相誤差の絶対値Absと極性判定情報POLとが入力される。ジッタ検出処理ブロック38は、サンプルデータSDが示す信号パターンを極性判定情報POLから検出するとともに、サンプルデータSDに関する位相誤差絶対値Absを用いてデジタルジッタ情報Jrを算出する。ジッタ情報Jrもまた、光ディスクコントローラ39に送られる。

【0054】光ディスクコントローラ39は、アシンメトリ検出処理ブロック37から入力されたデジタルアシンメトリ情報Asやジッタ検出処理ブロック38から入力されたデジタルジッタ情報Jrに基づいて、記録パワーや記録パルス幅などの記録パラメータが適切であるかどうかを判定する。アシンメトリ情報Asまたはジッタ情報Jrから、初期設定の記録パラメータが適切でないと判断された場合、光ディスクコントローラ39はより適切なパラメータを推定し、記録補償回路41に新しい記録パラメータを設定する。このように更新された記録パラメータを用いて、再び、テスト記録が行なわれる。記録再生装置は、記録パラメータが適切であると判断されるまでテスト記録を繰り返し行い、記録パラメータの最適化を行う。

【0055】以下、図2を参照しながら、アシンメトリ検出処理ブロック37およびジッタ検出処理ブロック38のより具体的な構成を説明する。

【0056】アシンメトリ検出処理ブロック37は、

帯域制限回路31および位相比較処理ブロック32を介してA/D変換器30から送られてくるサンプルデータSDの多値レベル判定を行う多値レベル判定手段50と、多値レベル判定手段50による判定結果に応じて発せられるアシンメトリ情報算出許可指令Eaに基づいてデジタルアシンメトリ情報Asを算出するアシンメトリ演算手段60とを備えている。

【0057】多値レベル判定手段50は、サンプルデータSDの極性を判定し、極性判定情報POLを出力するサンプル極性判定手段52と、極性判定情報POLに基づいてサンプルデータSDのうちの最大値を有するサンプルデータ（最大データ）SDmax およびサンプルデータSDのうちの最小値を有するサンプルデータ（最小データ）SDmin とを検出（または識別）するためのピーク値検出手段54とを備えている。多値レベル判定手段50におけるピーク値検出手段54は、最大データSDmax または最小データSDmin を検出したときにアシンメトリ情報算出許可指令Eaを出力するように構成されている。

【0058】アシンメトリ演算手段60は、ピーク値検出手段54からの許可指令Eaが入力されたときにサンプルデータSDを累積加算することによってデジタルアシンメトリ情報Asを算出する。

【0059】このように構成されたアシンメトリ検出処理ブロックは、サンプルデータのうちの最大値を有するデータと最小値を有するデータとを選択的に累積加算し、この加算結果から再生信号のアシンメトリ量を検出している。このようにして従来アナログ回路を用いて算出していたアシンメトリ量をデジタル的に検出できる理由は、サンプルデータはPLL回路を用いて形成されたクロックでサンプリングされたデータであるため、再生信号にアシンメトリが発生している場合、そのアシンメトリ量がサンプル値に反映されるからである。例えば、図15に示すような信号が再生された場合、同期したクロックでサンプリングを行なうと、中心電圧Vcに対応するサンプルデータ（基準サンプルデータ）と、ピーク側包絡電圧およびボトム側包絡電圧に対応するサンプルデータ（すなわち最大値を有するサンプルデータおよび最小値を有するサンプルデータ）とが繰り返し生成される。基準サンプルデータの値が理想的には0となるように設定されている場合、最大サンプルデータおよび最小サンプルデータのそれぞれのサンプル値は、正側および負側に異なる大きさを持った値として検出される。このサンプル値の大きさの差は、再生信号のアシンメトリ量に応じた値を有する。従って、サンプルデータの最大値と最小値とを加算すれば、上記従来のアシンメトリ量Asと同様のアシンメトリ量を算出することが可能である。

【0060】また、ジッタ検出処理ブロック38は、サンプルデータSDを用いて再生信号とサンプリングクロ

10

20

30

40

50

ックとの位相誤差の絶対値 Abs を生成するための位相誤差絶対値生成手段 70 と、上記多値レベル判定手段 50 においても用いられているサンプル極性判定手段 52 と、このサンプル極性判定手段 52 によって生成される極性判定情報 POL に基づいてサンプルデータ SD の記録パターン KP を抽出する記録パターン抽出手段 80 と、その抽出した記録パターン KP を基準パターン KP_{th} とと比較し、これらが一致したときにジッタ情報算出許可指令 E_j を出力するパターン判定手段 85 と、ジッタ情報算出許可指令 E_j が入力された場合において、位相誤差絶対値生成手段 70 からの位相誤差絶対値 Abs を累積することによりデジタルジッタ情報 J_r を算出するジッタ演算手段 90 とを備えている。

【0061】このように構成されたジッタ検出処理ブロックでは、極性判定情報 POL を用いて記録パターンが判定され、その記録パターンに関するジッタ量が、所定のサンプルデータの位相誤差絶対値 Abs から算出される。このようにすれば、各記録パターンに関するジッタ量を別個に算出することができるので、個々の記録パターンに対して適切な記録パラメータを設定することが可能になる。

【0062】なお、図 2 に示すように、本実施形態では、サンプル極性判定手段 52 および位相誤差絶対値生成手段 70 として、位相比較処理ブロック 32 において設けられる回路が利用されている。ただし、本発明はこのような構成に限られない。

【0063】次に、位相比較処理ブロック 32、アシンメトリ検出処理ブロック 37、およびジッタ検出処理ブロック 38 の具体的な回路構成について説明する。ここでは PR 等化方式として PR (a, b, b, a) 方式を用い、また、記録符号として 8-16 変調を用いた場合を例にとって説明する。前記の a, b は任意の正の定数である。なお、PR 等化方式を用いた信号再生方法の詳細については、例えば、米国特許第 5,719,843 号に記載されている。

【0064】PR (a, b, b, a) 等化方式では、光ディスク 27 などの記録媒体を含めた記録再生信号処理回路の周波数特性が所定の PR (a, b, b, a) 等化となるように再生信号が波形整形される。このとき、帯域制限回路 31 から出力されるサンプルデータ SD は、理想的には、“0”, “a”, “a+b”, “a+2b”, “2a+2b” の 5 値の値をとることになる。ただし、ここでは、理解を容易にするため、“a+b” を基準として、“-a-b”, “-b”, “0”, “b”, “a+b” の 5 値を取るものとする。

【0065】図 3 は位相比較処理ブロック 32 の具体的なロジック回路構成を示す回路図であり、図 4 は図 3 における n ビットパラレルフリップフロップ回路 DFF₁ の具体的なロジック回路構成を示す回路図であり、図 5 は図 3 におけるセレクト SEL₁ の具体的なロジック回

路構成を示す回路図であり、図 6 は位相比較処理ブロック 32 における各部の信号/情報の状態遷移図である。

【0066】光ディスク 27 からの再生信号が図 6

(a) に示す波形で A/D 変換器 30 に入力された場合、図 6 (b) に示すようなクロック信号に基づいてサンプリングが行なわれ、図 6 (c) に示すように量子化される。量子化されたデータは上述の 5 つの値の “0”, “b”, “a+b”, “-b”, “-a-b” のいずれかをとる。ここでは、再生信号として正弦波を例にあげているので、“0”, “b”, “a+b”, “b”, “0”, “-b”, “-a-b”, “-b” の繰り返しとなっている。

【0067】なお、上述した多値レベル判定手段 50 は、サンプルデータ SD が上記 5 つの値のいずれをとるかを判定し、判定結果である許可指令 E_a をアシンメトリ演算手段 60 に出力する。

【0068】図 3 に示した位相比較処理ブロック 32 は、n ビット構成のデータ型 (遅延型) のフリップフロップ回路 DFF₁~DFF₄ と、加算回路 ADD₁ と、単体のデータ型 (遅延型) のフリップフロップ回路 FFF₁₁, FFF₁₂ と、排他的論理和回路 EOR と、反転回路 Inv と、絶対値演算回路 ABS と、セレクト SEL₁ とを備えている。

【0069】n ビットパラレルフリップフロップ回路 DFF₁~DFF₄ のそれぞれは、図 4 に示すように、n 個の単体のデータ型 (遅延型) のフリップフロップ FFF₁~FFF_n をパラレルに接続したものである。DFF₁ に対して図 6 (c) に示すような信号が入力された場合、DFF₁ からは、1 クロック分だけ遅延された図 6 (d) に示すような信号が出力される。

【0070】加算回路 ADD₁ には、n ビットのサンプルデータ SD が入力されるとともに、DFF₁ を介して、そのサンプルデータ SD を 1 クロック遅延させたサンプルデータ SD が入力される。加算回路 ADD₁ は両者の加算を行い、その加算結果のうちの MSB (Most Significant Bit; 最上位ビット) を出力するようになっている。理想的な PR (a, b, b, a) 等化の場合、 $0+b=b$, $b+(a+b)=a+2b$, $(a+b)+b=a+2b$, $b+0=b$, $0+(-b)=-b$, $(-b)+(-a-b)=-a-2b$, $(-a-b)+(-b)=-a-2b$, $(-b)+0=-b$ 、であるから、結果的に、加算回路 ADD₁ による加算結果は、“-a-2b”, “-b”, “b”, “a+2b” の 4 つの値をとる。加算回路 ADD₁ は、その加算結果の MSB を出力する。

【0071】加算回路 ADD₁ から出力される MSB は、隣合うサンプルデータ SD の平均値が基準値 (この例では “0”) 以上であるか、基準値未満であるかを表している。出力された MSB に基づいて、図 6 (e) に示すようなサンプルデータ SD の極性を示す極性判定情

10

20

30

40

50

報POLが得られる。この極性判定情報POLは、記録されたデジタル情報に対応している。なお、加算結果のMSBを用いて極性判定情報POLを形成している理由は、図12(a)または図12(c)等において示すように、理想的には0の値を有するべきサンプルデータが、ジッタなどの影響で実際には-1または1などの僅かにずれた値を有していた場合であっても、記録されたデジタル情報に対応する極性判定情報POLを得ることができるからである。図12(a)～(i)は、それぞれ図6(a)～(i)に対応しており、サンプリングクロック信号が入力された再生信号に対して進んでいる場合の信号/情報の状態遷移図である。

【0072】このようにして、nビットパラレルフリップフロップ回路DFF₁、加算回路ADD₁、およびフリップフロップFF₁₁を備えるサンプル極性判定手段52において形成された極性判定情報POLは、アシンメトリ検出処理ブロック37におけるピーク値検出手段54およびジッタ検出処理ブロック38における記録パターン抽出手段80に出力される。ただし、本実施形態では、タイミング調整を行なうために、遅延要素として設けられたフリップフロップFF₁₁を介して出力されるようになっている。なお、図6(e)には遅延された極性判定情報POLが示されている。

【0073】加算回路ADD₁による加算結果のMSBが“L”から“H”に、あるいは“H”から“L”に変化することは、再生信号が値“0”を横切ることになる。MSBと、そのMSBをフリップフロップFF₁₁で1クロック遅延させた値との排他的論理和を排他的論理和回路EORでとると、“H”と“L”との組み合わせの場合、および“L”と“H”の組み合わせの場合に限って、排他的論理和回路EORの出力が“H”となる。従って、排他的論理和回路EORからは、出力“H”が再生信号のゼロクロスポイントに対応した、図6(f)に示すようなゼロクロスポイント検出信号CROSSが出力される。このゼロクロスポイント検出信号CROSSは、LPF33のゲートに出力される。ただし、タイミング調整のためにLPF33に対しては遅延要素としてのフリップフロップFF₁₂を介して出力するようになっている。

【0074】次に、位相誤差の検出方法を説明する。図5は、位相誤差を検出するために設けられたセレクトSEL₁の具体的な回路構成を示している。セレクトSEL₁には、nビットパラレルフリップフロップ回路DFF₁から出力されたnビットのサンプルデータAと、そのサンプルデータAが反転回路Invで反転されたサンプルデータBとが入力される。セレクトSEL₁は、加算回路ADD₁の出力であるMSBをセレクト信号として、そのMSBの値に基づいてサンプルデータAとサンプルデータBとを切り換えて選択するようになっている。そ

の結果として、セレクトSEL₁からは図6(g)に示すような位相誤差 $\epsilon\phi$ が出力される。ただし、タイミング調整のためにLPF33に対しては遅延要素として設けられたnビットパラレルフリップフロップ回路DFF₂を介して出力するようになっている。

【0075】位相誤差が生じている場合、ゼロクロスポイントに対応するサンプルデータSDは、位相誤差の大きさに応じて“0”以外の値を持つ。ただし、これらのサンプルデータは、上述のように反転回路を用いて極性を揃える必要がある。例えば、図12(a)～図12(i)に示すようにチャンネルクロック(サンプリングクロック)が入力信号に対して進んでいる場合、ゼロクロスポイント検出信号CROSSが“H”となるときのサンプルデータは、負の値(“-1”)と正の値(“1”)とを繰り返す。これに対して、上記反転回路を用いて生成した位相誤差 $\epsilon\phi$ は常に負の値(“-1”)をとる。このようにして生成された位相誤差 $\epsilon\phi$ はLPF33に入力され、D/A変換器34を介してVCO35の制御電圧に変換される。

【0076】また、図3に示すように、nビットパラレルフリップフロップ回路DFF₁からの出力(サンプルデータSDを1クロック遅延させたデータ)は、絶対値演算回路ABSに入力される。絶対値演算回路ABSは、サンプルデータSDの絶対値を取り、タイミング調整のために遅延要素としてのnビットパラレルフリップフロップ回路DFF₃を介して位相誤差絶対値Absとしてジッタ検出処理ブロック38におけるジッタ演算手段90に出力する。この位相誤差絶対値Absは図6(h)のようになる。このように、位相比較処理ブロック32におけるnビットパラレルフリップフロップ回路DFF₁と絶対値演算回路ABSとnビットパラレルフリップフロップ回路DFF₃とが位相誤差絶対値生成手段70を構成していることになる。

【0077】位相比較処理ブロック32からは、nビットパラレルフリップフロップ回路DFF₁、DFF₂により2クロック分遅延されたサンプルデータSDが出力される。図6(i)はこのように2クロック分遅延されたサンプルデータSDを示す。このサンプルデータSDは、アシンメトリ検出処理ブロック37におけるアシンメトリ演算手段60に入力される。

【0078】図7はアシンメトリ検出処理ブロック37におけるピーク値検出手段54およびアシンメトリ演算手段60の具体的なロジック回路構成を示す回路図である。また、図8(a)～(i)および図9(j)～(u)には、以下のアシンメトリ検出処理ブロック37で処理される信号を示す。なお、図8(a)～(i)は、上記図6(a)～(i)と同様の図である。ただし、図8(a)～(i)では、図6(a)～(i)で示したサンプル値0、b、a+b、-b、-a-bをそれぞれ0、A、B、C、Dで示している。

【0079】ピーク値検出手段54は、フリップフロップFF₂₁、FF₂₂、FF₂₃と、加算回路ADD₂と、最大値・最小値検出回路DETとから構成されている。フリップフロップFF₂₁は、図9(j)に示すように、サンプル極性判定手段52から入力された極性判定情報POL(図8(c)参照)を1クロック遅延させる。フリップフロップFF₂₂は、図9(k)に示すように、フリップフロップFF₂₁によって遅延された極性判定情報POLをさらに1クロック遅延させ、フリップフロップFF₂₃は、図9(l)に示すように、フリップフロップFF₂₂によって遅延された極性判定情報POLをさらに1クロック遅延させる。そのように1クロックずつずれた4つの信号が加算回路ADD₂で加算される。加算回路ADD₂への入力が“0000”のときは加算結果が“0”となるが、このときはDF₅から出力されるサンプルデータSDが“B”(図6では“a+b”)のタイミングを示す。加算回路ADD₂への入力が“0001”のときは加算結果が“1”となるが、このときはサンプルデータSDが“A”(図6では“b”)のタイミングを示す。加算回路ADD₂への入力が“0011”のときは加算結果が“2”となるが、このときはサンプルデータSDが“0”のタイミングを示す。加算回路ADD₂への入力が“0111”のときは加算結果が“3”となるが、このときはサンプルデータSDが“C”(図6では“-b”)のタイミングを示す。加算回路ADD₂への入力が“1111”のときは加算結果が“4”となるが、このときはサンプルデータSDが“D”(図6では“-a-b”)のタイミングを示す。

【0080】図9(m)に示すように、加算回路ADD₂による加算結果(“0”, “1”, “2”, “3”, “4”)は最大値・最小値検出回路DETに入力される。最大値・最小値検出回路DETは、入力された加算結果が“0”と“4”のときのみ(厳密には、加算結果が“0”と“4”のときのみアクティブとなる)アシンメトリ情報算出許可指令Ea(図9(n)参照)をアシンメトリ演算手段60に出力する。図9(m)および図9(o)からわかるように、加算結果“0”が出力されるということは、サンプルデータSDの値が“B”(図6では“a+b”)であるデータを検出することに相当し、加算結果“4”が出力されるということは、サンプルデータSDの値が“D”(図6では“-a-b”)であるデータを検出することに相当している。

【0081】アシンメトリ算手段60は、遅延要素としてのnビットパラレルフリップフロップ回路DF₅と、セレクトSEL₂と、加算回路ADD₃と、セレクトSEL₃と、nビットパラレルフリップフロップ回路DF₆、DF₇と、カウンタCONT₁とから構成されている。nビットパラレルフリップフロップ回路DF₅、DF₆、DF₇の構成は、図4と同様のものとなっている。

【0082】ピーク値検出手段54における最大値・最小値検出回路DETがアシンメトリ情報算出許可指令Eaを出力するとき、セレクトSEL₂にはサンプルデータSDの最大値(=“B”=“a+b”)または最小値(=“D”=“-a-b”)のいずれかが入力される。このとき、セレクトSEL₂は最大値または最小値を加算回路ADD₃に出力する。それ以外するとき、すなわち、最大値・最小値検出回路DETがアシンメトリ情報算出許可指令Eaを出力しないときは、セレクトSEL₂は固定値の“0”を選択して加算回路ADD₃に出力する(図9(p))。加算回路ADD₃は、レジスタとしてのnビットパラレルフリップフロップ回路DF₆に蓄積されているnビットの累積値(図9(t))と、セレクトSEL₂からの出力とを加算する。その加算結果(図9(s))は、セレクトSEL₃を介してレジスタとしてのnビットパラレルフリップフロップ回路DF₆に蓄積される。すなわち、レジスタとしてのnビットパラレルフリップフロップ回路DF₆は、サンプルデータSDの最大値と最小値とのみを累積している。そして、このことは光ディスク27からの再生信号のアシンメトリ量を算出していることに相当している。

【0083】カウンタCONT₁は、図9(q)に示すように、最大値・最小値検出回路DETからのアシンメトリ情報算出許可指令Eaの入力回数をカウントしているが、そのカウント値が所定値になったときに、ゲートとしてのnビットパラレルフリップフロップ回路DF₇にイネーブル信号(図9(r))を出力して、ゲートを開き、それまでに蓄積した最大値と最小値との累積値をデジタルアシンメトリ情報As(図9(u))として光ディスクコントローラ39に出力する。

【0084】このとき、カウンタCONT₁はセレクトSEL₃に対して固定値の“0”を選択するように制御する。その結果として、レジスタとしてのnビットパラレルフリップフロップ回路DF₆の累積値は“0”にリセットされる。

【0085】図10(a)および(b)に非対称性をもつ再生信号の具体例を示す。図10(a)のような再生信号の場合、検出されるアシンメトリ量は負の値となり、出力されるデジタルアシンメトリ情報Asも負の値となる。したがって、光ディスクコントローラ39は、アシンメトリ量がプラス側にシフトするような記録パラメータを記録補償回路41に出力することになる。また、図10(b)のような再生信号の場合、検出されるアシンメトリ量は正の値となり、出力されるデジタルアシンメトリ情報Asも正の値となる。したがって、光ディスクコントローラ39は、アシンメトリ量がマイナス側にシフトするような記録パラメータを記録補償回路41に出力することになる。記録補償回路41はレーザ駆動回路42に対して適正なレーザ発光制御

パルス波形を出力するように制御を行う。光ディスクコントローラ39は、上記のようなアシンメトリー検出結果をもとにして所定のアシンメトリー量に収まるまで、校正動作を繰り返し、ディスク記録再生装置の性能を確保する。

【0086】なお、図10(a)および図10(b)では特定のパターンの繰り返しとなるような再生信号の例を示したが、上記の構成のアシンメトリー検出処理ブロック37はランダムなパターンの再生信号であっても、アシンメトリー量を検出することができる。

【0087】図11はジッタ検出処理ブロック38の構成を示す。ジッタ検出処理ブロック38は、記録パターン抽出手段80と、パターン判定手段85と、ジッタ演算手段90とを備えている。

【0088】記録パターン抽出手段80には、サンプル極性判定手段52からの極性判定情報POLが入力され、この極性判定情報POLをクロックによって順次的にずらしていくことによって、サンプルデータSDの記録パターンKPを抽出する。この記録パターン抽出手段80は、9つのフリップフロップFF₄₁～FF₄₉をカスケード接続したシフトレジスタ構成を有している。

【0089】パターン判定手段85は、基準パターンK_{pth}があらかじめ設定されたロジック回路として設けられた10入力ANDゲートAND₁₀を備えている。記録パターン抽出手段80における初段のフリップフロップFF₄₁への入力と前半側4つのフリップフロップFF₄₁～FF₄₄からの出力がそのまま10入力ANDゲートAND₁₀の5つの入力端子に接続され、残りの後半の5つのフリップフロップFF₄₅～FF₄₉の出力が反転されて10入力ANDゲートAND₁₀の別の5つの入力端子に接続されている。10入力ANDゲートAND₁₀を用いて構成されたパターン判定手段85は、極性判定情報POLが時間軸方向に例えば“0”，“0”，“0”，“0”，“0”，“1”，“1”，“1”，“1”，“1”と変化するようなサンプルデータSDの記録パターンKPを抽出する。

【0090】図11に示す10入力ANDゲートAND₁₀の場合には、光ディスク27から5チャネルクロック連続して“0”を検出し、その後、5チャネルクロック連続して“1”を検出した場合に、10入力ANDゲートAND₁₀がジッタ情報算出許可指令E_jを出力することになる。この場合、習慣的に、「5T-5T」の記録パターンを検出したという。ここで、Tはチャネルクロックの周期である。

【0091】ジッタ演算手段90は、タイミング調整のための5つのnビットパラレルフリップフロップ回路DFF₁₁～DFF₁₅と、セレクトSEL₄と、加算回路ADD₄と、セレクトSEL₅と、nビットパラレルフリップフロップ回路DFF₁₆、DFF₁₇と、カウンタCONT₂とを備えている。nビットパラレルフリップフロ

ブ回路DFF₁₁～DFF₁₇の構成は、図4と同様のものとなっている。

【0092】パターン判定手段85である10入力ANDゲートAND₁₀がジッタ情報算出許可指令E_jを出力するとき、セレクトSEL₄は入力された位相誤差絶対値Absを加算回路ADD₄に出力する。それ以外の場合、すなわち、10入力ANDゲートAND₁₀がジッタ情報算出許可指令E_jを出力しないときは、セレクトSEL₄は固定値の“0”を選択して加算回路ADD₄に出力する。

【0093】ジッタ情報算出許可指令E_jが出力されたとき、nビットパラレルフリップフロップ回路DFF₁₁～DFF₁₅を用いてタイミング調整を行なっているため、セレクトSEL₄には、必ずゼロクロスポイントに対応するサンプルデータ（すなわち、極性が変化するときのサンプルデータ）の位相誤差絶対値absが出力される。なお、nビットパラレルフリップフロップ回路の数（すなわち遅延すべきクロック数）は検出されるべき記録パターンに応じて決定され、ジッタ情報算出許可指令E_jが出力されたときに、極性が変化するときのサンプルデータの位相誤差絶対値absが出力されるようになっていけばよい。このように本実施形態では、極性判定情報POLを用いて記録パターンを抽出するとともに、この記録パターンにおけるゼロクロスポイントに対応するサンプルデータの位相誤差絶対値absを用いて、抽出された記録パターンに関するジッタ量を測定するようにしている。

【0094】加算回路ADD₄は、レジスタとしてのnビットパラレルフリップフロップ回路DFF₁₆に蓄積されているnビットの累積値と、セレクトSEL₄からのnビットの位相誤差絶対値Absとを加算する。その加算結果はセレクトSEL₅を介してレジスタとしてのnビットパラレルフリップフロップ回路DFF₁₆に蓄積される。すなわち、レジスタとしてのnビットパラレルフリップフロップ回路DFF₁₆は、記録パターンKPに関する位相誤差絶対値Absを累積している。

【0095】このようにして、各記録パターンについて、光ディスク27からの再生信号のジッタを算出することができる。カウンタCONT₂は10入力ANDゲートAND₁₀からのジッタ情報算出許可指令E_jの入力回数をカウントしているが、そのカウント値が所定値になったときに、ゲートとしてのnビットパラレルフリップフロップ回路DFF₁₇にイネーブル信号を出力して、ゲートを開き、それまでに蓄積した位相誤差絶対値Absの累積値をデジタルジッタ情報J_rとして光ディスクコントローラ39に出力する。

【0096】このとき、カウンタCONT₂はセレクトSEL₅に対して固定値の“0”を選択するように制御する。その結果として、レジスタとしてのnビットパラレルフリップフロップ回路DFF₁₆の累積値は“0”に

10

20

30

40

50

リセットされる。

【0097】光ディスクコントローラ39は、ジッタ量がゼロに近づくような記録パラメータを記録補償回路41に出力する。この出力された記録パラメータに基づいて、記録補償回路41はレーザ駆動回路42に対して適正なレーザ発光制御パルス波形を出力するように制御を行う。光ディスクコントローラ39は、上記のようなジッタ検出結果をもとにして所定のジッタ量に収まるまで、校正動作を繰り返し、ディスク記録再生装置の性能を確保する。

【0098】なお、上記の例では5T-5Tの記録パターンKPについてジッタを検出する場合を説明したが、記録パターンKP_j (j=1, 2, 3, ...)はあらかじめ分かっており、これらの記録パターンに関するジッタ量をそれぞれ求めることが好ましいことから、記録再生装置には、それぞれの記録パターンKP_jに対応したパターン判定手段85が設けられている。パターン判定手段85における入力ビット数が10の場合は、記録パターン抽出手段80およびジッタ演算手段90における5つのnビットパラレルフリップフロップ回路DFF₁₁~DFF₁₅は利用することが可能であるが、そうでない場合には、それぞれに対応した記録パターン抽出手段80や遅延要素(シフトレジスタ)を設ける必要がある。

【0099】このように、校正動作が必要とされる記録パターンの数だけジッタ検出処理ブロック38を設けることにより、ランダムに組み合わせられた複数の記録パターンから構成される記録情報を再生した場合にも、再生信号から所定の記録パターンを抽出し、抽出した記録パターンに関するジッタ量を求めることができる。従って、記録パラメータを適切に校正することが可能である。

【0100】このように、本実施形態の記録再生装置では、波形整形された再生信号がA/D変換器30で量子化され、量子化されたデータはパーシャルレスポンス等化される。このサンプル値は、アシンメトリ検出処理ブロック37において、多値のレベルに判定され、最大と最小のレベルに対応するサンプル値が累積加算される。また、ジッタ検出処理ブロック38において、再生信号から特定のパターンのジッタ量が検出される。検出されたアシンメトリ量とジッタ量から、光ディスクコントローラ39が記録パラメータの最適化を行い、アシンメトリ量とジッタ量とが所定の許容値以下になるように校正動作を行うことで、光ディスクおよびディスク記録再生装置の特性のばらつきの影響を低減し、信頼性の高い記録性能を実現することができる。

【0101】以上、本発明の実施の形態について詳述してきたが、本発明は上記の実施の形態に限定されず、次のような実施の形態も含み得る。

(1) 上記の実施の形態においては、ジッタ検出処理ブ

ロック38は位相誤差絶対値Absを累積するように構成されているが、これに代えて、位相誤差の2乗を累積し、所定時間経過後の累積値または所定回数加算後の累積値をデジタルジッタ情報J_rとして出力するように構成してもよい。

(2) 上記の実施の形態においては、位相誤差および位相誤差絶対値として、ゼロクロスポイントに対応するサンプルデータSDのサンプル値をそのまま用いたが、これに代えて、ゼロクロスポイントの前後のサンプル値から、再生信号の立ち上がりあるいは立ち下がりエッジの傾きを求め、上記ゼロクロスポイントに対応するサンプルデータSDのサンプル値を正規化した結果(すなわち時間軸方向のずれ量に変換した結果)を位相誤差および位相誤差絶対値に用いても良い。

(3) 上記の実施の形態においては、アシンメトリ検出処理ブロック37において帯域制限回路31から出力されたサンプルデータSDを直接用いて多値レベル判定を行い、デジタルアシンメトリ情報A_sの算出を行ったが、これに代えて、後段のビタビ復号器44の復号結果を用いてサンプルデータの多値のレベルを間接的に判定し、判定結果から最大値および最小値を有するデータを特定することによって、アシンメトリ量を求めるように構成してもよい。

(4) 上記の実施の形態においては、帯域制限回路31から出力されたサンプルデータSDに基づいて極性判定情報POLを生成し、極性判定情報POLに基づいてデジタルジッタ情報J_rの算出を行ったが、これに代えて、ビタビ復号器44の復号結果を用いて記録パターンKP_jを検出し、検出結果からジッタ量を求めるように構成してもよい。

【0102】

【発明の効果】本発明によれば、再生信号と同期したサンプリングクロックで再生信号からサンプリングされたデータを用いて、再生信号のジッタおよびアシンメトリを適切に検出することができる。従って、PRML方式に適合するデジタル信号処理回路を備えた記録再生装置などにおいては、回路規模を不必要に大きくすることなくジッタおよびアシンメトリを検出することができる。このようにして検出したジッタおよびアシンメトリに基づいて記録パラメータを最適化し、最適化された記録パラメータを用いてデジタル情報を記録するようにすれば、再生時の信号品質を高くすることができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態のディスク記録再生装置の電気的構成を示すブロック図である。

【図2】 図1のディスク記録再生装置におけるアシンメトリ検出処理ブロックとジッタ検出処理ブロックのより具体的な電気的構成を示すブロック図である。

【図3】 図1のディスク記録再生装置における位相比較処理ブロックの具体的なロジック回路構成を示す回路

10

20

30

40

50

図である。

【図4】 図3におけるnビットパラレルフリップフロップ回路の具体的なロジック回路構成を示す回路図である。

【図5】 図3におけるセレクタの具体的なロジック回路構成を示す回路図である。

【図6】 実施の形態のディスク記録再生装置の位相比較処理ブロックにおける各部の信号／情報の状態遷移図である。

【図7】 図2のアシンメトリー検出処理ブロックにおけるピーク値検出手段とアシンメトリー演算手段との具体的なロジック回路構成を示す回路図である。

【図8】 実施の形態のディスク記録再生装置の位相比較処理ブロックにおける各部の信号／情報の状態遷移図であり、図6と同様の形態を示す。

【図9】 実施の形態のディスク記録再生装置のアシンメトリー検出処理ブロックにおける、図8に示した信号／情報の状態遷移図である。

【図10】 非対称性をもつ再生信号の具体例を示す図である。

【図11】 図2のジッタ検出処理ブロックにおける記録パターン抽出手段、パターン判定手段およびジッタ演算手段の具体的なロジック回路構成を示す回路図である。

【図12】 上記の図6とは別の、位相比較処理ブロックにおける各部の信号／情報の状態遷移図である。

【図13】 従来技術にかかわるディスク記録再生装置の電気的構成を示すブロック図である。

【図14】 従来技術におけるアシンメトリー検出手法の説明図である。

【図15】 アシンメトリーのついた再生信号の具体例を示す図である。

【図16】 一般的なPRML（パーシャルレスポンス最尤）方式による信号処理回路の概略図である。


【図17】 光ディスクに対するデジタルデータの記録動作および再生動作を説明するための図であり、(a)はレーザ光波形、(b)はディスク上に記録されるマーク、(c)は再生されたアナログ信号、(d)は2値化

された信号を示す。


【符号の説明】

27	光ディスク
28	光ヘッド
29	波形等化器
30	A/D変換器
31	帯域制限回路
32	位相比較処理ブロック
33	LPF
34	D/A変換器
35	VCO
37	アシンメトリー検出処理ブロック
38	ジッタ検出処理ブロック
39	光ディスクコントローラ
40	パターン発生回路
41	記録補償回路
42	レーザ
43	デジタルフィルタ
44	ビタビ復号器
50	多値レベル判定手段
52	サンプル極性判定手段
54	ピーク値検出手段
60	アシンメトリー演算手段
70	位相誤差絶対値生成手段
80	記録パターン抽出手段
85	パターン判定手段
90	ジッタ演算手段
DET	最大値・最小値検出回路
SD	サンプルデータ
$\varepsilon\phi$	位相誤差
CROSS	ゼロクロスポイント検出信号
Abs	位相誤差絶対値
POL	極性判定情報
Ea	アシンメトリー情報算出許可指令
Ej	ジッタ情報算出許可指令
KP	記録パターン
KPth	基準パターン


【図15】




【図1】




【図3】




【図 2】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図13】




【図11】




【図12】




【図14】



【図16】



【図17】



フロントページの続き

(72)発明者 宮下 晴旬
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72)発明者 高橋 利彦
大阪府門真市大字門真1006番地 松下電器
産業株式会社内